运算放大器的噪声

关于运算放大器的噪声

问：有关运算放大器的噪声我应该知道些什么?

答：首先，必须注意到运算放大器及其电路中元器件本身产生的噪声与外界干扰或无用信号并且在放大器的某一端产生的电压或电流噪声或其相关电路产生的噪声之间的区别。

干扰可以表现为尖峰、阶跃、正弦波或随机噪声而且干扰源到处都存在：机械、靠近电源线、射频发送器与接收器、计算机及同一设备的内部电路(例如，数字电路或开关电源)。认识干扰，防止干扰在你的电路附近出现，知道它是如何进来的并且如何消除它或者找到对干扰的方法是一个很大的题目。

如果所有的干扰都被消除，那么还存在与运算放大器及其阻性电路有关的随机噪声。它构成运算放大器的控制分辨能力的终极限制。我们下面的讨论就从这个题目开始。

问：好，那就请你讲一下有关运算放大器的随机噪声。它是怎么产生的?

答：在运算放大器的输出端出现的噪声用电压噪声来度量。但是电压噪声源和电流噪声源都能产生噪声。运算放大器所有内部噪声源通常都折合到输入端，即看作与理想的无噪声放大器的两个输入端相串联或并联不相关或独立的随机噪声发生器。我们认为运算放大器噪声有三个基本来源：

★ 一个噪声电压发生器(类似失调电压，通常表现为同相输入端串联)。

★ 两个噪声电流发生器(类似偏置电流，通过两个差分输入端排出电流)。

★ 电阻噪声发生器(如果运算放大器电路中存在任何电阻，它们也会产生噪声。可把这种噪声看作来自电流源或电压源，不论哪种形式在给定电路中都很常见)。

运算放大器的电压噪声可低至3 nV/Hz。电压噪声是通常比较强调的一项技术指标，但是在阻抗很高的情况下电流噪声常常是系统噪声性能的限制因素。这种情况类似于失调，失调电压常常要对输出失调负责，但是偏置电流却有真正的责任。双极型运算放大器的电压噪声比传统的FET运算放大器低，虽然有这个优点，但实际上电流噪声仍然比较大。现在的FET运算放大器在保持低电流噪声的同时，又可达到双极型运算放大器的电压噪声水平。

问：电压噪声达到3 nV/Hz的单位是怎么来的?它的含义如何?

答：让我们讨论一下随机噪声。在实际应用中(即在设计者关心的带宽内)许多噪声源都属于白噪声和高斯噪声。白噪声是指在给定带宽内噪声功率与频率无关的噪声。高斯噪声是指噪声指定幅度X出现的概率服从高斯分布的噪声。高斯噪声具有这样的特性：当来自两个以上的噪声有效值(rms)进行合成时，而且提供的这些噪声源都是不相关的(即一种噪声信号不能转换为另一种噪声信号)，这样合成的总噪声不是这些噪声的算术和而是它们平方和的平方根(rss)(这意味着噪声功率线性叠加，即平方和相加)。例如有三个噪声源V1，V2和V3，它的rms和为：V0=V21 + V22 + V23由于噪声信号的不同频率分量是不相关的，从而rss合成结果是：如果单位带宽(brICk wallbandwidth)为∆f的白噪声为V，那么带宽为2∆f的噪声为V2 + V2 = 2V。更为普遍的情况，如果我们用系数K乘以单位带宽，那么K∆f带宽的噪声为KV。因此在任何频率范围内将∆f=1Hz带宽的噪声有效值所定义的函数称作(电压或电流)噪声谱密度函数，单位为nV/Hz或pA/Hz。对于白噪声，噪声谱密度是一个常数，用带宽的平方根乘以谱密度便可得到总有效值噪声。

有关rss和的一个有用结果是：如果有两个噪声源都对系统噪声有贡献，而且一个比另一个大3或4倍，那么其中较小的那个常常被忽略，因为较大的噪声源对噪声起主要作用。

问：那么电流噪声又如何呢?

答：简单(即不带偏置电流补偿)的双极型和JFET运算放大器的电流噪声通常在偏置电流的散粒噪声(有时称为肖特基噪声)的1或2 dB范围以内。在产品说明中一般不给出。散粒噪声是由于电荷载流子随机分布以电流形式通过PN结引起的电流噪声。如果流过的电流为I，那么在带宽B内的散粒噪声In可用下述公式来计算：In=2IqB

其中q为电子电荷(1.6×10^ -19 C)。应当注意2Iq为噪声谱密度，即这种噪声为白噪声。

从而告诉我们，简单双极型运算放大器的电流噪声谱密度在Ib=200 nA时大约为250

fA/Hz，而且随温度变化不大，而JFET输入运算放大器的电流噪声谱密度比较低(在Ib=50 pA时为4 fA/Hz)，并且温度每增加20 °C其噪声谱密度加倍，因为温度每增加10 °C其偏置电流加倍。

带偏置电流补偿的运算放大器的实际电流噪声比根据其输入电流预测的电流噪声要大得多。理由是其净偏置电流是输入偏置电流与补偿电流源之差，而其噪声电流是从这两个噪声电流的rss和导出的。

具有平衡输入的传统的电压反馈运算放大器，其同相输入与反相输入端的电流噪声总

相等(但不相关)。

而电流反馈或跨导运算放大器在两个输入端具有不同的输入结构，所以其电流噪声也不同。有关这两种运算放大器两个输入端电流噪声的详细情况请参考其产品说明。

运算放大器的噪声服从高斯分布，在很宽的频带范围内具有恒定的谱密度，或“白”噪声，但当频率降低时，谱密度以3

dB/倍频程开始上升。这种低频噪声特性称作“1/f噪声”，因为这种噪声功率谱密度与频率成反比。它在对数坐标上斜率为-1(噪声电压或电流1/f频谱密度斜率为-1/2)。-3

dB/倍频程谱密度直线延长线与中频带恒定谱密度直线的交点所对应的频率称作1/f转折频率(corner Frequency)，它是放大器的品质因数。早期的单片集成运算放大器的1/f在500Hz以上转折，但当今的运算放器在20～50 Hz转折是常见的，最好的放大器(例如AD OP-27和AD OP-37)转折频率低到2.7 Hz。1/f噪声对于等比率的频率间隔(如每倍频程或每十倍频程)具有相等的增量。

问：为什么你们不公布噪声系数?

答：放大器的噪声系数(NF)用来表示放大器噪声与源电阻热噪声之比，单位为dB ，可用下式表示：NF＝20logVn(amp)+Vn(source)Vn(source)

其中Vn(amp)表示放大器噪声，Vn(source)表示源电阻热噪声。

NF对射频放大器来说是一项很有用的技术指标，一般总是使用相同的源电阻(50或75 Ω )来驱动射频放大器，但当这项指标用于运算放大器时容易引起误解，因为运算放大

器在许多不同应用中其源阻抗(不一定是阻性的)变化范围很宽。

问：源阻抗对噪声有何影响?

答：当温度在绝对零度以上时所有电阻都是噪声源，其噪声随电阻、温度和带宽的增加而增加(随后我们将讨论基本电阻噪声或热噪声)。电抗不产生噪声，但噪声电流通过电抗将产生噪声电压。

如果我们从某一个源电阻驱动一个运算放大器，那么等效输入噪声将是该运算放大器的噪声电压，源电阻产生的噪声电压和放大器的噪声电流In流过源电阻产生的噪声电压的rss和。如果源电阻很低，那么源电阻产生的噪声电压和放大器的噪声电流通过源电阻产生的噪声电压对总噪声的贡献不明显。在这种情况下放大器输入端的总噪声只有运算放大器的电压噪声起主要作用。

如果源电阻很高，那么源电阻产生的热噪声对运算放大器的电压噪声和由电流噪声引起的电压噪声都起主要作用。但值得注意的是，由于热噪声只是随电阻的平方根增加，而由电流噪声引起的噪声电压直接与输入阻抗成正比，所以放大器的电流噪声对于输入阻抗足够高的情况下总是起主要作用。当放大器的电压噪声和电流噪声都足够高时，则不存在输入电阻为何值时热噪声起主要作用的问题。

通过图8.1来说明这一点，上图给出了ADI公司的几种典型运算放大器在某一源电阻范围内其电压噪声与电流噪声的比较。图中的对角线表示纵坐标热噪声与横坐标源电阻之间的关系。让我们看一下图中的AD OP-27：水平线表示约为3 nV/Hz的电压噪声对应小于500 Ω的源电阻。可以看出源阻抗减小100 Ω并没有使噪声减小，但源阻抗增加2

kΩ却使噪声增加。AD OP-27的垂直线表示，当源电阻大约在100 kΩ以上的情况下，放大器的电流噪声产生的噪声电压将超过源电阻产生的热噪声，所以电流噪声为主要噪声源。

应该记住，放大器同相输入端的任何电阻都具有热噪声，并且又把电流噪声转换成噪声电压。另外反馈电阻的热噪声在高电阻电路中非常突出。当评价运算放大器性能时所有可能的噪声源必须考虑。

问：请你介绍一下热噪声。

答：当温度在绝对零度以上，由于电荷载流子的热运动，所有电阻都具有噪声，这种噪声称为热噪声，又称约翰逊噪声。有时利用这种特性测量冷冻温度。在温度为T(开氏温度)，带宽为BHz，电阻为R Ω的电压噪声Vn和电流噪声In由下式计算：

Vn=4kTRB 和In=4kTB/R

其中k为波尔兹曼常数(1.38×10^-23 J/K)。经验规则表明，1 kΩ电阻在室温下具有的噪声为4nV/Hz。

电路中所有电阻产生的噪声及其带来的影响是总要考虑的问题。实际上，只有输入电路、反馈电路、高增益电路及前端电路的电阻才可能对总电路噪声有上述明显影响。

一般可通过减小电阻或带宽的方法减小噪声，但降低温度的方法通常没有很大作用，除非使电阻器的温度非常低，因为噪声功率与绝对温度成正比，绝对温度T= °C+273°。

问：什么是“噪声增益”?

答：到现在为止我们只讨论了噪声源，但还没有讨论出现噪声电路的增益。人们可能会想到，如果在放大器的指定输入端的噪声电压为Vn并且该电路的信号增益为G，那么输出端的噪声电压应为GVn。但实际并非总是这样。

现在请看图8.2所示的基本运算放大器增益电路。如果运算放大器接成反相放大器(接B

端)，同相输入端接地，将信号加到电阻Ri的自由端，那么这时增益为-Rf/Ri。反之，如果运算放大器接成同相放大器(接A端)，把信号加到同相输入端，并且电阻Ri的自由端接地，那么增益为(1+Rf/Ri)。

放大器本身的电压噪声总是以同相放大器的方式被放大。所以当运算放大器接成信号增益为G的反相放大器时，其本身的电压噪声仍以噪声增益(G+1)被放大。对于精密衰减的情况(G＜1)，这种特性可能会出现疑问。这种情况一个常见的实例是有源滤波电路，其

中阻带增益可能很小，但阻带噪声增益至少为1。

只有放大器输入端产生的电压噪声和放大器同相输入端电流噪声流过该输入端的任何阻抗所产生的噪声(例如，偏置电流补偿电阻产生的噪声)才以噪声增益被放大。而电阻Ri产生的噪声(不论是热噪声还是由反相输入端噪声电流引起的电压噪声)以与输入信号相同的方法被放大G倍，但反馈电阻Rf产生的热噪声电压却没有被放大而以单位增益被缓冲送到输出端。

问：什么是“爆米花”噪声?

答：在20多年前人们曾花了很大的精力研究这个“爆米花”噪声(“popcorn”

noise)问题，它是一种偶然出现的典型低频噪声，表现为失调电压低幅度(随机)跳变。当通过扬声器讲话时，这种噪声听起来好像炒玉米花的声，由此而得名。

在没有形成集成电路工艺时，根本不存在这个问题，“爆米花”噪声是由集成电路表面工艺问题(如沾污)所致。当今对其产生原因已完全清楚，再不会有一个著名的运算放大器制造厂家会出现因产生“爆米花”噪声而成为用户关心的主要问题。

问：峰峰噪声电压是使我能知道噪声究竟是否有问题的最方便的方法。但是为什么放大器制造厂家不愿用这种方法来规定噪声呢?

答：正如前面所指出的，因为噪声一般服从高斯分布。对于高斯分布来说，噪声最大值的说法是没有意义的，即只要你等待足够长的时间，理论上可超过任何值。另外，

实际上常用噪声有效值这一概念。在某种程度上，它是一种不变量，即应用这种噪声

的高斯概率分布曲线我们可以预测大于任何给定值噪声的pp值大于规定pp值的概率概率。假设给定噪声源有效值为V，

由于噪声电压任何给定值的概率都服从高斯分布，所以可以得到：噪声电压大

于2 Vpp 值的概率为32%，大于3 V则为13%，依此类推，如表所示。

如果我们使用噪声峰峰值出现的概率来定义峰峰值，那么使可采用pp值这项技术指标，但使用有效值更合适，因为它容易测量。当规定峰值噪声电压时，它常常为6.6倍有效值(即6.6×rms)，它出现的时间概率小于0.1%。

问：如何测量通常规定带宽(0.1～10 Hz)范围内低频噪声的有效值?这一定要花费很长

的时间。生产过程时间不是很宝贵的吗?

答：时间确实很宝贵。虽然在表征器件的特性期间进行许多精细的测量是很必要的，但以后在生产过程测量其有效值就不必花费那么多的时间。我们采用的方法是，在1/f 区域很低的频率(低至0.1～10 Hz)范围内，在1至3倍30 s周期范围内测量其峰值，而且它肯定低于某个规定值。理论上这虽然不是令人满意的好方法，因为某些好器件可能被排除，而且还有些噪声会被漏检，但实际上在可能做到的测试时间范围内这是一种最好的方法。而且如果它接近合适的阈值极限，那么这也是一种可接受的方法。从保守的眼光看来，这是测量噪声的可靠方法。不符合最高等级标准的那些器件仍然可以按照符合这项指标等级的器件来销售。

问：你还遇到过运算放大器其它噪声影响吗?

答：有一种常遇到的噪声影响，它通常表现为运算放大器噪声产生的失码现象。这种严重影响可能是由于模数转换器(ADC)的输入阻抗调制引起的。下面看一下这种影响是如何产生的。

许多逐次逼近式ADC都有一定的输入阻抗，它受转换器时钟的调制。如果用一种精密运算放大器来驱动这种ADC，而且运算放大器的带宽比时钟频率低得多，那么这个运算放大器便不能产生充足的反馈为ADC的输入端提供一个非常稳定的电压源，从而可能出现失码。一般地，当使用OP-07这类运算放大器来驱动AD574时就会出现这种问题。

解决这个问题的办法是，使用频带足够宽的运算放大器以便在ADC时钟频率影响下仍具有低输出阻抗，或者选用内部含有输入缓冲器的ADC，或者选用输入阻抗不受其内部时钟调制的ADC(许多采样ADC都没有这个问题)。在运算放大器能够稳定地驱动容性负载，

而且其系统带宽减小是不重要的情况下，在ADC输入端加一个旁路去耦电容完全可以解决这个问题。

问：在高精密模拟电路中还有其它重要的噪声现象吗?

答：高精密电路随时间漂移趋势是一种类似噪声现象(实际上可以证明，这种时间漂移至少与1/f噪声的低频端是相同的)。当我们规定长期稳定度时，通常以μV/1,000

h 或ppm/1,000 h为单位。又因为每年(Y)平均计算有8,766小时(h)，所以用户又假定x/1,000 h的不稳定度等于8.8x/Y。

事实并非如此。长期不稳定度(假定器件内部某个元件受损伤，其性能不是长期稳定退变)好像是一种“醉汉走路”(drunkard’s walk)行为，即器件在前1,000小时的性能并不能代表后1,000小时的性能。这种长期不稳定度是按经历时间的平方根关系进行测定的。这意味着，x/1,000 h的不稳定度，其年漂移实际上应乘以8,766 ，或者其年漂移大约乘以3，或每10年漂移大约乘以9。这项指标应该用μV/1 000h来表示。

实际上，许多器件的长期稳定度比上述情况好一点儿。如上所述，这种“醉汉走路”方式假设器件的特性没有改变。实际上，当器件老化后，器件制造应力趋于减小，从而使性能变得更加稳定(原始故障源除外)。既然很难定量地描述器件的这种长期稳定度，不妨说假定器件工作在低应力环境下，在使用寿命范围内，其长期漂移速率趋于减小。这种漂移速率的极限值可能由1/f噪声决定，可用时间比率自然对数平方根公式来计算，例如时间比率为8.8

x/Y 对应的漂移速率为ln8.8=1.47,即一年漂移为1.47x。同理8.8年漂移为2.94x，

7.7年漂移为4.4x，依次类推n年漂移为xln(8.8n)/ln8.8。

问：有一位读者的来信由于直接引用篇幅太长，所以这里概括介绍来信内容，他对本栏目(Analog Dialogue 24 2,pp20～21)中有关散粒噪声或肖特基噪声(肖特基首次正确解释了来自真空电子管中的散粒效应)提出了看法。该读者特别反对将散粒噪声仅规定为一种结现象并且评论我们把运算放大器与其它半导体器件像兄弟关系一样构成的完整器件所带来的问题。他特别提出了散粒噪声公式：In=2qIB，单位A

其中In为散粒噪声电流有效值，I为流过某一结区域的电流，q为电子电荷，B为带宽。该公式似乎不包含依赖于特定结区域物理特性的任何物理量。因此他指出，散粒噪声是一种普遍现象，它与下述事实有关：任何电流都是一种电子流或空穴流，它携带离散电荷，从而由上述公式计算出的噪声恰恰表示了这种电流的粒子性。

他认为如果忽略承载电流的任何电路(包括纯阻性电路)中的这种噪声成分，都可导致严重的设计问题。他计算通过任一理想电阻器的直流电流产生的噪声来说明这种噪声电流的作用。如果对该电阻器仅施加52 mV电压，那么产生的噪声电流等于室温下热噪声电流；如果施加200 mV以上电压，那么这种噪声电流将成为主要电流噪声源。

答：因为低噪声运算放大器设计者已经不理睬这种主观推测，那么他错在哪里呢? 上述推理的假设是上述散粒噪声公式对导体有效。

实际上，散粒噪声公式产生于载流子相互独立的假设。尽管这种散粒噪声确实是由穿过由结二级管或真空电子管构成的)势垒的离散电荷形成的电流，但它并不是真正的金属导体。由于导体中的电流是由非常大量的载流子组成(单个载流子的流动非常慢)，所以与电流的流动有关的噪声相应地也非常小，因此电路中的热噪声一般都忽略不计。这里引用

Horowiz和Hill在其论文中的一段话：“电流是离散电荷的流动，而不是像流体一样的连续流动。根据电荷量子的有限性产生了电流的统计波动性理论。如果这些电荷的作用彼此独立，那么波动电流为：In(rms)=InR =(2 Iq dc B)/2

其中q为电子电荷(1.60×10^-19 C)，B为测量带宽，rms表示有效值。例如1 A“稳定”电流，波动电流的有效值为57 nA，测量带宽为10

kHz。这说明波动程度大约为0.000006% 。这种相对波动对小电流来讲比较大。例如在10 kHz带宽内，1 μA的“稳定”电流，实际上电流噪声有效值的波动为0.006%。即-85 dB。对于1 pA直流电流，同样带宽内其电流波动有效值为56 fA，即相对波动为5.6 %。可见，散粒噪声岂不微乎其微码?散粒噪声，类似电阻热噪声，属于高斯噪声和白噪声。”

“早期给出的散粒噪声公式假设电荷载流子具有独立地形成电流的作用。这实际上是电荷穿过势垒的过程，例如结二极管电流，通过扩散电荷形成。与此相反，散粒噪声在金属导体中的重要程度是不真实的，因为在金属导体中，在电荷载流子之间存在着大范围的相关性。因此简单阻性电路中的这种电流噪声远小于由散粒噪声公式的计算值。在标准晶体管电流源电路中我们提供了散粒噪声公式以外的又一个重要公式，在这里负反馈起到减小散粒噪声的作用。”

频率源概述

一,频率源种类

频率源是所有电子系统(雷达,通讯,测控,导航等)的基本信号来源,其主要包括固定频率

源和合成频率源两类.

固定频率源通常包括固定频率振荡器,固定点频锁相源和晶振倍频器等.固定频率振荡器在微波频段一般用于实现频率精度要求不高的点频源.介质振荡器由于Q值高,尺寸小,易于实现混合集成,从而被较多地用来实现微波集成,低相噪,温度稳定的点频源,并可采用恒温或温补方式进一步提高频率精度.恒温压控振荡器由于温度漂移低,可直接实现高线性度超宽带调频,在测控领域也得到了广泛应用.石英晶体振荡器是一种高稳定的频率源,但只能工作于几百兆赫范围内,微波频率的稳定频率源通常用石英晶体振荡器经倍频来实现,倍频可以采用锁相倍频或直接倍频.采用直接倍频方式可以获得最低的频谱近端相位噪声.随着大规模集成电路的发展,数字分频锁相电路由于附加相位噪声大幅降低,可靠性高,采用数字接口使用灵活等特点,在微波系统中得到最广泛的应用.

合成频率源又称频率合成器或频率综合器,其构成方式可分为直接式和间接式.采用锁相环技术的间接频率合成器目前应用最为广泛.微波直接频率合成器采用倍频器,分频器,混频器及微波开关来实现频率合成,具有最优的近端相位噪声和高速捷变频特性,但结构复杂,成本昂贵的特点限制其只能应用于雷达等高端应用领域.直接数字合成器(DDS)目前也得到了广泛应用,但高性能DDS产品的输出频率还有待提高,在微波领域其往往与锁相技术结合以混合方式实现微波频率合成.锁相技术与直接式倍频器或DDS相结合的混合式频率合成器在提高系统性能的同时降低了直接合成方式的成本,已逐渐取代部分直接合成频率源应用在高性能频率源领域.

二,锁相环路

锁相环路(PLL)目前已经应用在绝大多数电子系统中,锁相频率合成也被称为间接式频率合成,这种合成方法使用的电路比直接式合成简单,但原理较为复杂,它是通过鉴相实现相

位反馈控制从而实现频率跟踪的闭环系统.模拟锁相环路附加相噪非常低,但电路复杂调试难度大.主要代表是脉冲取样锁相环路,用其制作的脉冲取样锁相介质振荡器(PDRO)可在X波段以上实现接近直接倍频相噪的小型化固定频率源,在频率低端(4GHz以下)通常使用脉冲取样锁相同轴介质腔振荡器(PCRO)以实现小型化.随着半导体技术的发展,数字分频锁相环路由于性能大幅提高,成本大幅降低且具有高的可靠性而得到最广泛应用.目前,使用最多的产品有AD公司的 AD4000系列,National公司的 LMX23系列以及Peregrine公司的PE系列等,并还有越来越多的其它公司在不断推出新产品.锁相环路的设计目前也从手工计算加经验估计逐步过渡到计算机CAD设计,采用CAD方法可以精确模拟环路特性(如图1所示),为用户优化设计环路形式和参数奠定了基础.

频率源概述

锁相频率源输出信号在环路带宽内的相噪主要受参考信号,鉴相器,分频器以及分频比影响,在环路带宽以外主要取决于VCO相噪.降低相噪最重要的是降低分频比,但会降低频率分辨率,实现高的频率分辨率通常需要采用多环路设计或插入DDS合成器.选择低相噪的参考源和VCO,低相噪本底的鉴相器和分频器对降低相噪也是很重要的.环路对带内外噪声抑制特性,环路附加相位噪声等都与环路设计参数有关,因此相噪特性优化的关键是选择合适的环路带宽并合理设计环路滤波器,目前普遍采用高阶(三阶以上)环路滤波器并通过适当的CAD参数优化以获得最佳的环路特性.锁相式频综由于反馈电路固有的惰性,决定其锁定速度较慢,其锁定(频率切换)速度跟环路带宽,初始频差有关.提高频率切换速度的一般方法是增加锁相环环路带宽,采用可变增益的数字鉴频鉴相器等,此外在高性能频率源中还普遍采用加入高速D/A电路对VCO进行频率预置的方法.

三,直接式倍频器

直接式倍频器是利用半导体器件的非线形特性产生谐波来实现倍频信号输出的.从工作原理上可分为非线性电抗(电容)型(如变容二极管和阶跃恢复二极管)和非线形电导型(如肖特基势垒二极管,晶体三极管以及FET等),从电路倍频元件的选用上又可分为二极管倍频器和晶体管倍频器.二极管倍频常用肖特基二极管,变容二极管和阶跃恢复二极管来实现.肖特基二极管由于1/f噪声低和几乎不存在少子储存效应,使其具有极低的附加相位噪声本底(可达-170dBc/Hz@1kHz),从而成为倍频器电路的首选器件,同时它也是极少的可以实现毫米波以上频段倍频的器件,用肖特基二极管堆制作的二倍频器可以实现多个倍频程的超宽带倍频,且较容易就可实现混合或单片集成.变容二极管和阶跃恢复二极管通常用来实现大功率和高次倍频,由于其少数载流子的储存效应引起电荷起伏和高的AM-PM变换,使相位噪声稍高.阶跃恢复二极管在适当的激励下相当于一个双态阻抗电子开关,每个周期都能产生很窄的脉冲,因而谐波丰富且效率高,适合于制作高次倍频器,特别可制作集成梳状谱产生器,加入开关选通滤波器就可以方便的实现高次选择性倍频.阶跃恢复二极管倍频器的缺点是调试较为复杂,受激励幅度,负载牵引和温度变化等影响较大.

晶体管倍频是利用使晶体管工作进入饱和区或截止区来实现非线性特性的倍频电路,其优点是倍频效率高,从低频到微波高端都可以使用,电路形式也多种多样,但其倍频次数一般不高.采用谐振形式的晶体管倍频器(尤其高次倍频器)工作状态容易受到激励状态,偏置状态,输入输出匹配,温度变化等影响而出现剧烈变化,因此使用时一般要加入恒流,温补等措施.晶体管二倍频电路也可以N采用双管平衡结构,可以在数个倍频程范围稳定的实现高效率二倍频,带宽较窄时还易于实现2高次倍频.

目前我们有多种使用二极管制作的集成倍频器,梳状谱产生器等产品,也可以根据用户需要定制包括晶体管,FET倍频器在内的倍频器组件及高次倍频链.

四,频率源设计及使用

微波频率源的设计和调试是一项细致和专业的工作,设计者必须从电路和空间结构等多方面充分考虑信号的隔离,屏蔽,交调,滤波等的具体要求,并根据频率源的使用状态进行精心的调试,才能制作出频谱纯净,性能优良的频率源.频率源的使用者必须清楚频率源的主要技术指标并理解其含义,了解所用频率源的基本实现原理,这样才能提出最符合使用要求的频率源技术指标,及时发现频率源的潜在问题,减少在应用中出现问题.

五,微波频率源的主要技术指标

● 频率范围:指满足各项技术指标的输出信号频率范围,通常用起止频率或中心频率和带宽来表示.

● 频率准确度:频率源工作频率偏离标称频率的程度,可以用绝对频率误差和相对误差(如ppm)来表示.

● 频率步进:频率源两个相邻工作频率之间的最小间隔,一般频率源的工作频率都是等步进间隔的.

● 频率稳定度:长期稳定度 由于元器件的老化和性能变化以及环境条件改变导致的输出频率的慢变化(小时,日,年变化等),常用一定时间内频率的相对变化量来表示.

短期稳定度 在较小的时间间隔内(通常是S或mS量级)频率源频率的变化程度,常用阿伦方差来表征.

● 相位噪声: 是短期稳定度指标的频域表示,它可以看成是各种类型的随机噪声信号对相位的调制作用.从频域表现来看,频谱不再是一根离散的谱线,而带有一定的宽度,用偏离中

心频率某频率处单位带宽内噪声能量与中心频率能量的比值表示,即信号频域的单边带相位噪声谱密度,通常表示为dB c/Hz@ f, 如-120dBc/Hz@1kHz表示偏离载频1kHz处单位带宽(1Hz)范围内噪声能量与信号能量比为-120dBc.

●杂波抑制(杂散): 指与输出频率不相干的无用频率成分与载波电平的比值,以dBc表示.杂波抑制是合成频率源的一个重要指标.频率源在设计中就必须仔细考虑如何实现可靠的接地,良好的电磁屏蔽和电源滤波等抗干扰措施.微波频率源在使用中也必须注意,尽量使用纹波小,低噪声的电源,安装时远离变压器,功放等强干扰源或采取屏蔽措施,接插件和连线合理布局连接,避免干扰信号从电源,信号,控制端口甚至通过空间耦合进入频率源中形成杂波.

●鉴相泄漏: 锁相频率源中杂波的一种,其与主频的间隔等于鉴相频率.

●谐波抑制: 指与输出频率相干的邻近基波的谐波成分与输出频率电平的比值,以dBc表示.

●频率切换时间(跳频时间): 指频率源从当前稳定的工作频率变化到另一指定的工作频率,并且达到稳定工作条件(频率误差或相位误差满足一定要求)所需的时间.

●输出功率: 指给定条件下输出信号功率的大小,可以用dBm或mW表示(1mW=0dBm).

●功率平坦度(功率波动): 指输出功率在工作频率范围内的变化量,通常以dB表示.

箝位的作用是使信号的起始电平固定在某个数值上，以图二说明：当电路输入一矩形

波信号Ui。若无D时，Ui中的直流分量U被C隔开，只有交流分量传至输出端，使用输出信号失去直流分量而改变了起始电平，用了箝位二极管D后，当Ui=E时，D截止，C充电，因时间常数RC很大，所以输出Uo稍微下降了△U；当Ui突然变至零时，D导通；C经D很快放电，输出从-△U很快趋于零，因此输出信号被D箝位于零起始电平，也可以说，恢复了直流分量。

箝位电路可以把信号箝位于某一固定电平上，如图三（a）电路，当输入Ui=0期间，D截止，Uo=-Eo；而当输入Ui突变到Um瞬间，电容C相当短路，输出Uo由-Eo突变至Um，这时D截止，C经R及Eo充电，但充电速度很慢，使Uo随C充电稍有下降；当Ui从Um下降为零瞬间，Uo也负跳幅值Um，此时D导通，C放电很快，因此输出信号起始电平箝位于-Eoo同理，电路（b）的输出信号箝位于Eoo值得注意的是，箝位电路不仅使输出信号的起始电平箝位于某一电平，而且能使输出信号的顶部电平箝位于某一数值，电路元件估算公式如下：

RfRr--------------------------------------式一

'NCC----式二 式中：Rf、Rr为二极管正向、反向电阻。箝位电路的电容量为：C=

式中：C′≤Tρ/3Rs+Rf

C″≥100（Tr/R)

其中Tp为输入脉冲信号持续期，Tr为间歇期，Rs为输入信号源内阻。要选用正、反电阻相差大的二极管，如要求变化速度快及反向恢复时间短，则选硅二极管如2CK型为宜，若要求箝位靠近零电平，则选锗二极管2AK型为合适。

负反馈在电子电路中应用非常广泛。在放大电路中，利用负反馈可以稳定静态工作点和放大倍数，可以减小非线性失真、扩展频带，还可以改变放大器的输入阻抗和输出抗阻。如果一位电子工作者不了解负反馈，就说明对电子电路还是一知半解。不过，要全面、深刻地阐述负反馈问题，是十分复杂的。初学者要了解它的工作要点，则不十分困难。

一、反馈的基本概念

反馈，是指将电路输出量（电压或电流）的一部分或全部，按一定方式送回输入回路，以影响电路性能的一种连接方式。

反馈分为正反馈和负反馈两类。几乎所有的实用放大电路都是带负反馈的电路；至于正反馈，则多用于振荡电路中。

二、负反馈的基本形式

根据反馈采样方式的不同，分为电流反馈和电压反馈；根据反馈信号与输入信号在放大电路输入端连接方式的不同，分为串联反馈和并联反馈。它们的组合，就形成四种反馈方式。

三、负反馈的基本类型与判别

1.反馈支路

所谓反馈支路，是指连接在输出回路与输入回路之间的路径。因为负反馈必然要通过某一路径将输出量的一部分（或全部）返回输入端，形成这一路径的支路就是反馈支路。

2.直流、交流反馈

反馈信号为直流电量的是直流反馈，其电路特点是反馈支路中（或两端之间）接有信号滤波器，直流反馈主要用来稳定放大电路的静态工作点；反馈信号为交流电量的是交流反馈，其电路特点是反馈支路中串联有电容，主要用来改善交流放大器的性能（如稳定电路的放大倍数、展宽频带、减小失真等）；反馈支路中只有电阻元件的，则同时存在交、直流负反馈，具有以上双重作用。

3.反馈极性的识别

判断反馈极性可用\"瞬时极性法\"进行。由晶体管工作特性可知，当放大电路正常工作时，其b、c极信号相位相反，b、e极信号的相位相同，因此可以假定输入信号在某一瞬时的极性，并在电路图中用\"+\"、\"-\"号表示，然后根据信号的传递路线逐级推出电路有关各点的瞬时极性，最后根据反馈信号与输入信号的瞬时极性是相同还是相反，来判断是正反馈还是负反馈。

4.电压反馈与电流反馈的区分

假设将输出端负载电阻RL短接，看是否还有反馈信号。如果反馈信号消失，则为电压

反馈；若反馈信号依然存在，为电流反馈。

5.串联反馈与并联反馈的区分

反馈信号与输入信号在输入端以电压加减形式出现的为串联反馈，可以提高电路的输入阻抗；反馈信号与输入信号在输入端以电流加减形式出现的为并联反馈，可以降低电路的输入阻抗。

四、小结

电压负反馈可以稳定放大电路的输出电压，因而输出阻抗比无负反馈时减小；电流负反馈可稳定放大电路的输出电流，因而输出阻抗比无反馈时增大；串联负反馈由于在输入端串入反馈支路，因而输入阻抗得以提高；并联负反馈的输入端由于并联了反馈支路，因而输入阻抗得以降低。放大电路引入负反馈后，放大倍数虽有所降低，但对改善放大电路的性能有重要的作用，因此，彻底弄清并熟练掌握放大电路的反馈知识，无疑会提高初学者的学习内涵。

阻抗匹配概念

阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。

在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。

当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内

阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。

阻抗匹配（Impedance matching）是微波电子学里的一部分，主要用于传输线上，来达至所有高频的微波信号皆能传至负载点的目的，不会有信号反射回来源点，从而提升能源效益。大体上，阻抗匹配有两种，一种是透过改变阻抗力（lumped-circuit matching），另一种则是调整传输线的波长（transmission line matching）。要匹配一组线路，首先把负载点的阻抗值，除以传输线的特性阻抗值来归一化，然后把数值划在史密夫图表上。

改变阻抗力把电容或电感与负载串联起来，即可增加或减少负载的阻抗值，在图表上的点会沿著代表实数电阻的圆圈走动。如果把电容或电感接地，首先图表上的点会以图中心旋转180度，然后才沿电阻圈走动，再沿中心旋转180度。重覆以上方法直至电阻值变成1，即可直接把阻抗力变为零完成匹配。

调整传输线由负载点至来源点加长传输线，在图表上的圆点会沿著图中心以逆时针方向走动，直至走到电阻值为1的圆圈上，即可加电容或电感把阻抗力调整为零，完成匹配

阻抗匹配则传输功率大，对于一个电源来讲，单它的内阻等于负载时，输出功率最大，此时阻抗匹配。最大功率传输定理，如果是高频的话，就是无反射波。对于普通的宽频放大器，输出阻抗50Ω，功率传输电路中需要考虑阻抗匹配，可是如果信号波长远远大于电缆长度，即缆长可以忽略的话，就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗相等,此时的传输不会产生反射,这表明所有能量都被负载吸收了.反之则在传输中有能量损失。高速PCB布线时，为了防止信号的反射，要求是线路的阻抗为50欧姆。这是个大约的数字,一般规定同轴电缆基带50欧姆,频带75欧姆,对绞

线则为 100欧姆,只是取个整而已,为了匹配方便.

阻抗从字面上看就与电阻不一样，其中只有一个阻字是相同的，而另一个抗字呢？简单地说，阻抗就是电阻加电抗，所以才叫阻抗；周延一点地说，阻抗就是电阻、电容抗及电感抗在向量上的和。在直流电的世界中，物体对电流阻碍的作用叫做电阻，世界上所有的物质都有电阻，只是电阻值的大小差异而已。电阻小的物质称作良导体，电阻很大的物质称作非导体，而最近在高科技领域中称的超导体，则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻碍电流以外，电容及电感也会阻碍电流的流动，这种作用就称之为电抗，意即抵抗电流的作用。电容及电感的电抗分别称作电容抗及电感抗，简称容抗及感抗。它们的计量单位与电阻一样是奥姆，而其值的大小则和交流电的频率有关系，频率愈高则容抗愈小感抗愈大，频率愈低则容抗愈大而感抗愈小。此外电容抗和电感抗还有相位角度的问题，具有向量上的关系式，因此才会说：阻抗是电阻与电抗在向量上的和。

阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。对于不同特性的电路，匹配条件是不一样的。

在纯电阻电路中，当负载电阻等于激励源内阻时，则输出功率为最大，这种工作状态称为匹配，否则称为失配。

当激励源内阻抗和负载阻抗含有电抗成份时，为使负载得到最大功率，负载阻抗与内阻必须满足共扼关系，即电阻成份相等，电抗成份只数值相等而符号相反。这种匹配条件称为共扼匹配。

一. 阻抗匹配的研究

在高速的设计中，阻抗的匹配与否关系到信号的质量优劣。阻抗匹配的技术可以说是丰富多样，但是在具体的系统中怎样才能比较合理的应用，需要衡量多个方面的因素。例如我们在系统中设计中，很多采用的都是源段的串连匹配。对于什么情况下需要匹配，采用什么方式的匹配，为什么采用这种方式。

例如：差分的匹配多数采用终端的匹配；时钟采用源段匹配；

1、 串联终端匹配

串联终端匹配的理论出发点是在信号源端阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间串接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射.

串联终端匹配后的信号传输具有以下特点：

A 由于串联匹配电阻的作用，驱动信号传播时以其幅度的50％向负载端传播；

B 信号在负载端的反射系数接近＋1，因此反射信号的幅度接近原始信号幅度的50％。

C 反射信号与源端传播的信号叠加，使负载端接受到的信号与原始信号的幅度近似相同；

D 负载端反射信号向源端传播，到达源端后被匹配电阻吸收；？

E 反射信号到达源端后，源端驱动电流降为0，直到下一次信号传输。

相对并联匹配来说，串联匹配不要求信号驱动器具有很大的电流驱动能力。

选择串联终端匹配电阻值的原则很简单，就是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗相等。理想的信号驱动器的输出阻抗为零，实际的驱动器总是有比较小的输出阻抗，而且在信号的电平发生变化时，输出阻抗可能不同。比如电源电压为＋4.5V的CMOS驱动器，在低电平时典型的输出阻抗为37Ω，在高电平时典型的输出阻抗为45Ω[4]；TTL驱动器和CMOS驱动一样，其输出阻抗会随信号的电平大小变化而变化。因此，对TTL或CMOS电路来说，不可能有十分正确的匹配电阻，只能折中考虑。

链状拓扑结构的信号网路不适合使用串联终端匹配，所有的负载必须接到传输线的末端。否则，接到传输线中间的负载接受到的波形就会象图3.2.5中C点的电压波形一样。可以看出，有一段时间负载端信号幅度为原始信号幅度的一半。显然这时候信号处在不定逻辑状态，信号的噪声容限很低。

串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地之间引入额外的阻抗；而且只需要一个电阻元件。

2、 并联终端匹配

并联终端匹配的理论出发点是在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。

并联终端匹配后的信号传输具有以下特点：

A 驱动信号近似以满幅度沿传输线传播；

B 所有的反射都被匹配电阻吸收；

C 负载端接受到的信号幅度与源端发送的信号幅度近似相同。

在实际的电路系统中，芯片的输入阻抗很高，因此对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等。假定传输线的特征阻抗为50Ω，则 R值为50Ω。如果信号的高电平为5V，则信号的静态电流将达到100mA。由于典型的TTL或CMOS电路的驱动能力很小，这种单电阻的并联匹配方式很少出现在这些电路中。

双电阻形式的并联匹配，也被称作戴维南终端匹配，要求的电流驱动能力比单电阻形式小。这是因为两电阻的并联值与传输线的特征阻抗相匹配，每个电阻都比传输线的特征阻抗大。考虑到芯片的驱动能力，两个电阻值的选择必须遵循三个原则：

⑴． 两电阻的并联值与传输线的特征阻抗相等；

⑵． 与电源连接的电阻值不能太小，以免信号为低电平时驱动电流过大；

⑶． 与地连接的电阻值不能太小，以免信号为高电平时驱动电流过大。

并联终端匹配优点是简单易行；显而易见的缺点是会带来直流功耗：单电阻方式的直流功耗与信号的占空比紧密相关？；双电阻方式则无论信号是高电平还是低电平都有直流功耗。因而不适用于电池供电系统等对功耗要求高的系统。另外，单电阻方式由于驱动能力问题在一般的TTL、CMOS系统中没有应用，而双电阻方式需要两个元件，这就对PCB的板面积提出了要求，因此不适合用于高密度印刷电路板。

当然还有：AC终端匹配； 基于二极管的电压钳位等匹配方式。

二 .将讯号的传输看成软管送水浇花

2.1 数位系统之多层板讯号线（Signal Line）中，当出现方波讯号的传输时，可将之假想成为软管（hose）送水浇花。一端于手握处加压使其射出水柱，另一端接在水龙头。当握管处所施压的力道恰好，而让水柱的射程正确洒落在目标区时，则施与受两者皆欢而顺利完成使命，岂非一种得心应手的小小成就？

2.2 然而一旦用力过度水注射程太远，不但腾空越过目标浪费水资源，甚至还可能因强力水压无处宣泄，以致往来源反弹造成软管自龙头上的挣脱!不仅任务失败横生挫折，而且还大捅纰漏满脸豆花呢！

2.3 反之，当握处之挤压不足以致射程太近者，则照样得不到想要的结果。过犹不及皆非所欲，唯有恰到好处才能正中下怀皆大欢喜。

2.4 上述简单的生活细节，正可用以说明方波（Square Wave）讯号（Signal）在多层板传输线（Transmission Line，系由讯号线、介质层、及接地层三者所共同组成）中所进行的快速传送。此时可将传输线（常见者有同轴电缆Coaxial Cable，与微带线Microstrip Line或带线Strip Line等）看成软管，而握管处所施加的压力，就好比板面上“接受端”（Receiver）元件所并联到Gnd的电阻器一般，可用以调节其终点的特性阻抗（Characteristic Impedance），使匹配接受端元件内部的需求。

三. 传输线之终端控管技术（Termination）

3.1 由上可知当“讯号”在传输线中飞驰旅行而到达终点，欲进入接受元件（如CPU或Meomery等大小不同的IC）中工作时，则该讯号线本身所具备的“特性阻抗”，必须要与终端元件内部的电子阻抗相互匹配才行，如此才不致任务失败白忙一场。用术语说就是正确执行指令，减少杂讯干扰，避免错误动作”。一旦彼此未能匹配时，则必将会有少许能量回头朝向“发送端”反弹，进而形成反射杂讯（Noise）的烦恼。

3.2 当传输线本身的特性阻抗（Z0）被设计者订定为28ohm时，则终端控管的接地的电阻器（Zt）也必须是28ohm，如此才能协助传输线对Z0的保持，使整体得以稳定在28 ohm的设计数值。也唯有在此种Z0=Zt的匹配情形下，讯号的传输才会最具效率，其“讯号完整性”（Signal Integrity，为讯号品质之专用术语）也才最好。

四.特性阻抗（Characteristic Impedance）

4.1 当某讯号方波，在传输线组合体的讯号线中，以高准位（High Level）的正压讯号向前推进时，则距其最近的参考层（如接地层）中，理论上必有被该电场所感应出来的负压讯号伴随前行（等于正压讯号反向的回归路径 Return Path），如此将可完成整体性的回路（Loop）系统。该“讯号”前行中若将其飞行时间暂短加以冻结，即可想象其所遭受到来自讯号线、介质层与参考层等所共同呈现的瞬间阻抗值（Instantanious Impedance），此即所谓的“特性阻抗”。 是故该“特性阻抗”应与讯号线之线宽（w）、线厚（t）、介质厚度（h）与介质常数（Dk）都扯上了关系。

4.2 阻抗匹配不良的后果 由于高频讯号的“特性阻抗”（Z0）原词甚长，故一般均简称之为“阻抗”。读者千万要小心，此与低频AC交流电（60Hz）其电线（并非传输线）中，所出现的阻抗值（Z）并不完全相同。数位系统当整条传输线的Z0都能管理妥善，而控制在某一范围内（±10﹪或 ±5﹪）者，此品质良好的传输线，将可使得杂讯减少，而

误动作也可避免。 但当上述微带线中Z0的四种变数（w、t、h、 r）有任一项发生异常，例如讯号线出现缺口时，将使得原来的Z0突然上升（见上述公式中之Z0与W成反比的事实），而无法继续维持应有的稳定均匀（Continuous）时，则其讯号的能量必然会发生部分前进，而部分却反弹反射的缺失。如此将无法避免杂讯及误动作了。例如浇花的软管突然被踩住，造成软管两端都出现异常，正好可说明上述特性阻抗匹配不良的问题。

4.3 阻抗匹配不良造成杂讯 上述部分讯号能量的反弹，将造成原来良好品质的方波讯号，立即出现异常的变形（即发生高准位向上的Overshoot，与低准位向下的Undershoot，以及二者后续的Ringing）。此等高频杂讯严重时还会引发误动作，而且当时脉速度愈快时杂讯愈多也愈容易出错。

晶体元件的负载电容是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常震荡所需要的电容。一般外接电容，是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑ic输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

石英晶振即所谓石英晶体谐振器和石英晶体时钟振荡器的统称。不过由于在消费类电子产品中，谐振器用的更多，所以一般的概念中把晶振就等同于谐振器理解了，后者就是通常所指钟振。石英晶振是一种用于稳定频率和选择频率的电子元件，已被广泛地使用在无线电话、载波通讯、广播电视、卫星通讯、数字仪表、钟表等各种电子设备中。

关于石英晶振的分类，首先说一下石英晶振谐振器。谐振器一般分为插件（Dip）和贴片（SMD）插件中又分为HC-49U、HC-49S、HC-49SS、音叉型（柱状晶振）。HC-49U一般称49U，有些采购俗称“高型”，而HC-49S一般称49S，俗称“矮型”，HC-49SS一般称49SS，俗称（超矮型，通常是2.5mm封装高度），音叉型按照体积分可以分为3

*9、3*8、2*6、、1*5、、1*4等等。贴片型是按大小和脚位来分类。例如7*5（0705）、6*3.5（0603）、5*3.2（5032）等等。脚位有4pin和2pin之分。而振荡器也可以分为插件和贴片。插件可以按大小和脚位来分。例如所谓全尺寸的，又称长方形或者14pin，半尺寸的又称正方形或者8pin。不过要注意的是，这里的14pin和8pin都是指振荡器内部核心IC的脚位数。振荡器本身是4pin。而从不同的应用层面来分，又可分为OSC（普通钟振）、TCXO（温补钟振）、VCXO（压控钟振）、OCXO（恒温钟振）等等。

石英晶振的主要性能指标有：调整频差、温度频差或总频差、谐振电阻或负载谐振电阻，还有机械性能等。

标称频率：技术条件所指定的频率，通常指晶振上标识的频率。

工作频率：石英晶振在给定电路上产生的频率。

负载电容：从石英晶振插脚两端向振荡电路方向看进去的全部有效电容为该振荡电路加给石英晶振的负载电容。负载电容与石英晶振一起决定它的工作频率。通过调整负载电容一般可以将振荡电路的工作频率调整到标称值。负载电容可以根据具体情况作适当调整。负载电容太大时，杂散电容影响减小，但微调率下降；负载电容太小时，微调率增加，但杂散电容影响增加、负载谐振电阻增加，甚至起振困难。

激励电平：石英晶振工作时消耗的有效功率，有时用流经石英晶振的电流表示。实际使用时，激励电平可以适当调整。激励强，容易起振，但频率老化大，激励太强甚至石英晶片破碎；降低激励，频率老化可以改善，但激励太弱时频率瞬稳变差，甚至不起振。

基准温度：测量石英晶振参数时指定的环境温度。恒温晶振一般为工作温度范围的中

心值，非恒温晶振为25±2℃。

调整频差：在规定条件下，基准温度时的工作频率相对于标称频率的最大偏离值。

温度频差：在规定条件下，某温度范围内的工作频率相对于基准温度时的工作频率的最大偏离值。

总频差：在规定条件下，工作温度范围内的工作频率相对于标称频率的最大偏离值。

谐振电阻：在谐振频率时的电阻。

负载谐振电阻：在规定条件下石英晶振和负载电容串联后在谐振频率时的电阻。

泛音频率：是石英晶振振动的机械谐波，近似为基频的奇数倍。某次泛音频率必须工作在相应的电路上才能获得

单片机晶振的两个电容的作用 这两个电容叫晶振的负载电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发。它会影响到晶振的谐振频率和输出幅度，一般订购晶振时候供货方会问你负载电容是多少。

晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容）经验值为3至5pf。

各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器。晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联。在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十M 欧之间. 很多芯片的引脚内部已经

包含了这个电阻, 引脚外部就不用接了。这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.

晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在晶振的两个脚上和对地的电容,Cic（集成电路内部电容）+△C（PCB上电容).就是说负载电容15pf的话，两边个接27pf的差不多了，一般a为6.5～13.5pF

各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相器, 或者是奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经

形成了, 一般是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对地电容量, 而增加输出端的值以提高反馈量.

设计考虑事项：1.使晶振、外部电容器（如果有）与 IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时，如果线路太长，会使它对 EMC、ESD 与串扰产生非常敏感的影响。而且长线路还会给振荡器增加寄生电容。

2.尽可能将其它时钟线路与频繁切换的信号线路布置在远离晶振连接的位置。

3.当心晶振和地的走线

4.将晶振外壳接地

如果实际的负载电容配置不当,第一会引起线路参考频率的误差.另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪.

当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K).要稳定波形是并联一个1M左右的反馈电阻

从石英晶振插脚两端向振荡电路方向看进去的全部有效电容为该振荡电路加给石英晶振的负载电容。负载电容与石英晶振一起决定它的工作频率。通过调整负载电容一般可以将振荡电路的工作频率调整到标称值。负载电容可以根据具体情况作适当调整。负载电

容太大时，杂散电容影响减小，但微调率下降；负载电容太小时，微调率增加，但杂散电容影响增加、负载谐振电阻增加，甚至起振困难。

负载电容：与晶体一起决定负载谐振频率fL的有效外界电容，通常用CL表示。负载电容系列是：8PF、12PF、15PF、20PF、30PF、50PF、100PF。只要可能就应选推荐值：10PF、20PF、30PF、50PF、100PF。

晶振的基本原理及特性

晶振一般采用如图1a的电容三端式(考毕兹) 交流等效振荡电路；实际的晶振交流等效电路如图1b，其中Cv是用来调节振荡频率，一般用变容二极管加上不同的反偏电压来实现，这也是压控作用的机理；把晶体的等效电路代替晶体后如图1c。其中Co，C1，L1，RR是晶体的等效电路。

分析整个振荡槽路可知，利用Cv来改变频率是有限的：决定振荡频率的整个槽路电容C=Cbe,Cce,Cv三个电容串联后和Co并联再和C1串联。可以看出：C1越小，Co越大，Cv变化时对整个槽路电容的作用就越小。因而能“压控”的频率范围也越小。实际上，由于C1很小(1E-15量级)，Co不能忽略(1E-12量级，几PF)。所以，Cv变大时，降低槽路频率的作用越来越小，Cv变小时，升高槽路频率的作用却越来越大。这一方面引起压控

特性的非线性，压控范围越大，非线性就越厉害；另一方面，分给振荡的反馈电压(Cbe上的电压)却越来越小，最后导致停振。

采用泛音次数越高的晶振，其等效电容C1就越小；因此频率的变化范围也就越小

内部电路的影响(晶体的Q值、元器件的噪音、电路的稳定性、工作状态等)而产生频谱很宽的不稳定。测量一连串的频率值后，用阿伦方程计算。相位噪音也同样可以反映短稳的情况(要有专用仪器测量)。

重现性：定义：晶振经长时间工作稳定后关机，停机一段时间t1(如24小时)，开机一段时间t2(如4小时)，测得频率f1，再停机同一段时间t1，再开机同一段时间t2，测得频率f2。重现性=(f2-f1)/f2。

频率压控范围：将频率控制电压从基准电压调到规定的终点电压，晶体振荡器频率的最小峰值改变量。

说明：基准电压为＋2.5V，规定终点电压为＋0.5V和＋4.5V，压控晶体振荡器在＋0.5V频率控制电压时频率改变量为-2ppm，在＋4.5V频率控制电压时频率改变量为＋2.1ppm，则VCXO电压控制频率压控范围表示为：≥±2ppm(2.5V±2V)，斜率为正，线性为+2.4%。

压控频率响应范围：当调制频率变化时，峰值频偏与调制频率之间的关系。通常用规定的调制频率比规定的调制基准频率低若干dB表示。

说明：VCXO频率压控范围频率响应为0～10kHz。

频率压控线性：与理想（直线）函数相比的输出频率-输入控制电压传输特性的一种量

度，它以百分数表示整个范围频偏的可容许非线性度。

说明：典型的VCXO频率压控线性为：≤±10%，≤±20%。简单的VCXO频率压控线性计算方法为(当频率压控极性为正极性时)：

频率压控线性＝±((fmax-fmin)/ f0)×100%

fmax：VCXO在最大压控电压时的输出频率

fmin：VCXO在最小压控电压时的输出频率

f0：压控中心电压频率

单边带相位噪声￡(f)：偏离载波f处，一个相位调制边带的功率密度与载波功率之比。

输出波形：从大类来说，输出波形可以分为方波和正弦波两类。

方波主要用于数字通信系统时钟上，对方波主要有输出电平、占空比、上升/下降时间、驱动能力等几个指标要求。

随着科学技术的迅猛发展，通信、雷达和高速数传等类似系统中，需要高质量的信号源作为日趋复杂的基带信息的载波。因为一个带有寄生调幅及调相的载波信号（不干净的信号）被载有信息的基带信号调制后，这些理想状态下不应存在的频谱成份（载波中的寄生调制）会导致所传输的信号质量及数传误码率明显变坏。所以作为所传输信号的载体，载波信号的干净程度（频谱纯度）对通信质量有着直接的影响

问：The load capacitance (CL) of my parallel resonant crystal is rated at 20pF. How do I calculate the value of the load capacitors used in my parallel resonant oscillator circuit? 答：Use this formula to approximate the value of capacitors needed:

CL=((C1 x C2) / (C1 + C2)) + Cstray

Cstray is the stray capacitance in the circuit, typically 2-5pF. If the oscillation frequency is high, the capacitor values should be increased to lower the frequency. If the frequency is low, the capacitor values should be decreased, thus raising the oscillation frequency.

When CL =20pF, C1 and C2 will be approximately 27-33pF each, depending on the amount of stray capacitance.

问：What is load capacitance?

答：Load capacitance is defined as being the total capacitance present in an oscillator circuit as measured or calculated acrossthe pins of the crystal socket. Load capacitance has the effect of increasing the frequency of a crystal unit. Please see the tutorial section for a complete explanation.