LabVIEW FPGA模块在同步串行总线测试中的应用

电子测量技术　第３７卷第３期　２０１４年３月　ＥＬＥＣＴＲ０ＮＩＣ　ＭＥＡＳＵＲＥＭＥＮＴ　ＴＥＣＨＮＯＬＯＧＹ　ＬａｂＶＩＥＷ　ＦＰＧＡ模块在同步串行　总线测试中的应用＊　王纬国　周　涛　刘良勇　（国营芜湖机械厂　芜湖　２４１００７）　摘要：针对目前无法通过普通板卡仿真某型飞机导航计算机专用的２Ｏ位同步串行总线的现状，描述了一种利用　Ｉ　ａｂＶＩＥｗ　ＦＰＧＡ软硬件模块，快速实现该通信协议的开发过程。首先简述２Ｏ位同步串行总线的通信协议，然后重点　介绍基于ＬａｂＶＩＥＷ　ＦＰＧＡ的通信协议的仿真，包括物理层、传输层、驱动层等设计过程，并通过波形采集、回绕测试　等方式，验证了仿真结果与设计协议的一致性。　关键词：同步串行总线；ＬａｂＶＩＥｗ　ＦＰＧＡ模块；测试　中图分类号：ＴＰ２０６　文献标识码：Ａ　国家标准学科分类代码：５１０．１０　Ａｐｐｌｉｃａｔｉｏｎ　ｏｆ　ＬａｂＶＩＥＷ　ＦＰＧＡ　ｍｏｄｕｌｅ　Ｉｎ　ｔｈｅ　ｓｙｎｃｈｒｏｎｏｕｓ　ｓｅｒｉａｌ　ｂｕｓ　ｔｅｓｔ　ｓｙｓｔｅｍ　Ｗａｎｇ　Ｗｅｉｇｕｏ　Ｚｈｏｕ　Ｔａｏ　Ｌｉｕ　Ｌｉａｎｇｙｏｎｇ　（Ｓｔａｔｅ　ｏｗｎｅｄ　Ｗｕｈｕ　Ｍａｃｈｉｎｅｒｙ　Ｆａｃｔｏｒｙ，Ｗｕｈｕ　２４１００７，Ｃｈｉｎａ）　Ａｂｓｔｒａｃｔ：Ｆｏｒ　ｓｉｍｕｌａｔｉｏｎ　ｉｓ　ｃｕｒｒｅｎｔｌｙ　ｎｏｔ　ａｎ　ｏｒｄｉｎａｒｙ　ｂｏａｒｄ　ａｎ　ａｉｒｃｒａｆｔ　ｎａｖｉｇａｔｉｏｎ　ｃｏｍｐｕｔｅｒ　ｄｅｄｉｃａｔｅｄ　２０　ｓｙｎｃｈｒｏｎｏｕｓ　ｓｅｒｉａｌ　ｂｕｓ　ｓｔａｔｕｓ，ｄｅｓｃｒｉｂｅｓ　ａ　ｕｓｅ　Ｉ　ａｂＶＩＥＷ　ＦＰＧＡ　ｓｏｆｔｗａｒｅ　ａｎｄ　ｈａｒｄｗａｒｅ　ｍｏｄｕｌｅｓ　ｆｏｒ　ｆａｓｔ　ｉｍｐｌｅｍｅｎｔａｔｉｏｎ　ｏｆ　ｔｈｅ　ｐｒｏｔｏｃｏｌ　ｄｅｖｅｌｏｐｍｅｎｔ　ｐｒｏｃｅｓｓ．Ｔｈｅ　ｐａｐｅｒ　ｆｉｒｓｔ　ｂｒｉｅｆｌｙ　２Ｏ　ｓｙｎｃｈｒｏｎｏｕｓ　ｓｅｒｉａｌ　ｂｕｓ　ｃｏｍｍｕｎｉｃａｔｉｏｎ　ｐｒｏｔｏｃｏｌ，ａｎｄ　ｔｈｅｎ　ｆｏｃｕｓｅｓ　ｏｎ　ｔｈｅ　ｃｏｍｍｕｎｉｃａｔｉｏｎ　ｐｒｏｔｏｃｏｌ　ｂａｓｅｄ　ｏｎ　ＬａｂＶＩＥＷ　ＦＰＧＡ　ｓｉｍｕｌａｔｉｏｎ，ｉｎｃｌｕｄｉｎｇ　ｔｈｅ　ｐｈｙｓｉｃａｌ　ｌａｙｅｒ，ｔｒａｎｓｐｏｒｔ　ｌａｙｅｒ，ｌａｙｅｒ，ｄｒｉｖｅｎ　ｄｅｓｉｇｎ　ｐｒｏｃｅｓｓ，ａｎｄ　ｔｈｒｏｕｇｈ　ｔｈｅ　ｗａｖｅｆｏｒｍ　ａｃｑｕｉｓｉｔｉｏｎ，ｗｒａｐ　ｔｅｓｔｉｎｇ　ｅｔｃ．，ｖｅｒｉｆｉｃａｔｉｏｎ　ｔｈｅ　ｓｉｍｕｌａｔｉｏｎ　ｒｅｓｕｌｔｓ　ａｒｅ　ｃｏｎｓｉｓｔｅｎｔ　ｗｉｔｈ　ｔｈｅ　ｄｅｓｉｇｎ　ａｇｒｅｅｍｅｎｔ．　Ｋｅｙｗｏｒｄｓ：ｓｙｎｃｈｒｏｎｏｕｓ　ｓｅｒｉａ１　ｂｕｓ：ＬａｂＶＩＥＷ　ＦＰＧＡ　ｍｏｄｕｌｅ；ｔｅｓｔ　１　引　言　其他机载设备进行数据通信，为了形成与该串行总线相关　的机载设备的性能检测，必须实现对该串行总线的仿真与　采集。由于该串行总线协议特殊，无法通过普通的通信板　卡实现其功能，一般做法是设计专门的硬件电路来实现，不　现场可编程门阵列（ｆｉｅｌｄ　ｐｒｏｇｒａｍｍａｂｌｅ　ｇａｔｅ　ａｒｒａｙ，　ＦＰＧＡ）是超大规模集成电路（ＶＬＳＩ）技术和计算机辅助设　计（ＣＡＤ）技术发展的结果。它允许电路设计者利用基于　但项目开发周期长，风险大而且对人员电路设计水平要求　高。利用ＬａｂＶＩＥＷ　ＦＰＧＡ模块达到快速仿真２Ｏ位同步　计算机的开发平台，经过设计输入、仿真、测试和校验，直到　达到预期的结果。但是ＦＰＧＡ的程序设计必须通过专业　的开发软件完成（如ＩＳＥ），也需要使用专业的编程语言（如　ＶＨＤＩ　）实现，而ＬａｂＶＩＥＷ　ＦＰＧＡ模块是以ＮＩ公司特定　串行总线的主机通信方式的实现过程。　２　２０位同步串行通信总线协议简介　该２Ｏ位同步串行总线为５　Ｖ　ＴＴＬ电平，采用６线传　输，具体线路说明如表１所示。　通信控制方式为固定的主从控制方式，分为主机及从　机。主机向从机发送“８０　ｋＨｚ”、“ＣＮ”、“ＴＸ—ＥＮ”、“ＲＸ—　ＥＮ”、“ＴＸ　ＤＡ”；从机向主机发送“ＲＸ—ＤＡ”。　的ＦＰＧＡ硬件资源作为载体，以ＬａｂＶＩＥｗ作为基本开发　环境，采用图形化编程方式编写ＦＰＧＡ程序，因此具备　ＬａｂＶＩＥＷ开发软件所具有的优点，非常适合工程师快速　构建特殊需求的测试系统。　某型飞机导航计算机采用２Ｏ位同步串行通信总线与　收稿日期：２０１３－１０　＊基金项目：安徽省２０１１年度第三批科技计划（１１０６ｃ０８０５０３０）项目　・　８２　・　王纬国等：ＬａｂＶＩＥＷ　ＦＰＧＡ模块在同步串行总线测试中的应用　表１　２０位同步串行总线　第３期　３协议实现　ＰＸＩ一７８５４Ｒ智能数据采集模块是ＮＩ公司最新的基于　Ｖｉｒｔｅ￣５　ＬＸ１１０　ＦＰＧＡ的ＰＸＩ板卡，提供８个独立的１６位　ＡＩ通道、８个独立的１６位ＡＯ通道、９６条可单独配置为输　入或输出的双向ＤＩＯ线。在利用其中的６条数字ＤＩＯ线　仿真２ｏ位同步串行总线的主机通信方式。协议实现主要　分为４个阶段：物理层设计、传输层设计、驱动层设计、应用　通信方式为周期发送，周期为０．１５　ｓ，每个周期发送１６　个“ＴＸＥＮ”和１６个“ＲＸＥＮ”，每个选通脉冲占２１个时钟　周期，脉冲间隔４．７　Ｉｌｌｓ；每个选通脉冲同步一个数据字，从　选通脉冲的第２个时钟周期开始，数据线上每个时钟周期　的信号代表一位信息，上升沿代表１，下降沿代表０，共２０　位信息，其中前４位为字地址，编号从０～１５，后１６位为数　据信息。每个时钟周期２５　ｓ。信号时序图如图１和图２　所示。　睦ｔ韭１鹾２　３，．　匣＝　；　ＣＮ　越　图ｌ信号时序图（１个周期）　：＝１ｒ　Ｆ２５　ｕｓ酉酉　　酱　｝Ｉｌ　　Ｉ　Ｉ　ｌ－ｌ　ｏｌ　ｏｌ，ｌ￣ｌｌｌＩＩ，ｉｌＩ　ｏｌｏｌ　ｏｌ　ｏｌｏｌ　ｏｌｏｌｏｌ１Ｉｌｌ１ｉＴＸ＿ＤＡ￣｛　图２信号时序图（１个选通脉冲）　层设计。　３．１物理层设计　ＰＸＩ一７８５４Ｒ的ＤＩＯ线是ＴＴＬ兼容线。配置为输　入时，这些线可接收５Ｖ　ＴＴＩ　、３．３Ｖ　ＬＶＴＴＩ　、５Ｖ　ＣＭ０Ｓ、３．３Ｖ　ＬＶＣＭＯＳ信号。配置为输　时，这些线　可发送５Ｖ　ＴＴＩ…３　３Ｖ　ＬＶＴＴＩ　、３．３Ｖ　ＬＶＣＭ０Ｓ信　号。ＤＩＯ线的驱动能力为４．０　ｍＡ，过压能力为±２０　Ｖ　范围内　。　。　因此，可直接使用６条数字ＤＩＯ线作为２Ｏ位同步串行　总线的物理介质，具体对应关系如表１所示。　３．２传输层设计　传输层设计是协议实现的核心。主要实现６条数　字ＤＩＯ的时序关系。为保证严格的时钟周期，传输层　设计是在ＰＸＩ～７　８　５　４Ｒ下通过开发ＦＰＧＡ　ＶＩ来进行的。　ＦＰＧＡ　ＶＩ经过编译后即生成ＦＰＧＡ的配置文件，主程　序对板卡的控制即通过将配置文件导人ＦＰＧＡ来实　现的。　在图３中，设计时按照“ＣＮ一８０　ｋＨｚ—ＴＸ—ＥＮ—　ＲＸＥＮ—ＴＸＤＡ—ＲＸ—ＤＡ”顺序依次实现各条ＤＩＯ功　能，最终实现是将５路输出ＩＯ口放在同一个顺序帧中，　在该帧中避免无关的数据流操作，确保了这５路信号的　同步性。　“４０　ｋＨｚ时钟”线、“８Ｏ　ｋＨｚ频率”线的实现主要利用　ｗｈｉｌｅ循环、计数器以及移位寄存器。　“选通脉冲”线的实现是基于“４０　ｋＨｚ时钟”线的确定，　通过４个计数器确定循环周期及选通区间。　“发送数据”线、“接收数据”线的实现是基于“４０　ｋＨｚ时钟”线、“８０　ｋＨｚ频率”线以及“选通脉冲”线的确　定。其中“接收数据”线的实现利用了ＤＭＡ　ＦＩＦ（）（直接　内存访问ＦＩＦＯ）实现数据在ＦＰＧＡ与主程序之间的　传递。　丁　、Ｔ。、Ｔ　控件的作用是产生精确的时间间隔，确保形　成精确的“８０　ｋＨｚ频率”和“４０　ｋＨｚ时钟”信号。　△￡　和△　控件的作用是在周期内对选通脉冲信号　的触发时机进行设置。例如当Ａｔ　一一１００时，“ＴＸ—　ＥＮ”信号在０．１　５　Ｓ周期内将经过５０个时钟周期后才　有效。　・　８３　・　王纬国等：Ｉ．ａｂＶＩＥＷ　ＦＩ　ＧＡ模块在同步串行总线测试中的应用　△　与△ｆ。不存在偏差时，“接收数据”线接收到了“发送数　据”线发送的１６个地址的数据。　第３期　［４］　刘瑾，王化青．基于Ｉ　ａｂＶＩＥｗ的天线方向图测试系　统设计［Ｊ］．电子测量技术，２Ｏ１１，３４（３）：６８—７１．　［５］　刘兆庆，杜威达，朱雨，等．基于ＩＰ　Ｃｏｒｅ的ＰＸＩ　Ｅｘｐｒｅｓｓ接口ＤＭＡ引擎设计［Ｊ］．电子测量技术，　２０１２，３５（７）：４９—５２，５６．　［６１　陈树学．刘萱．ＬａｂＶＩＥｗ宝典［Ｍ］．北京：电子丁业出　版社，２Ｏ１１．　［７］　ＮＩ　Ｒ系列多功能ＲＩＯ用户手册［Ｚ］．Ｎａｔｉｏｎａｌ　Ｉｎｓｔｒｕｍｅｎｔｓ，２Ｏ１０—０４．　［８］　杨尧，王民钢，赵岳楼．ＬａｂＶＩＥＷ　ＦＰＧＡ模块在飞控计　算机测试系统中的应用［Ｊ］．测控技术。２０１０，２９（３）：　４８—５１．　Ｅ９］　彭小平，王文杰，易江义．Ｉ　ａｂＶＩＥｗ　ＦＰＧＡ模块在测　量控制系统中的开发流程及特点［Ｊ］．Ｔ业控制计算　机，２００７，２０（５）：２２—２３．　ＥｌＯ］　蔡菲娜，曹祁．利用ＦＰＧＡ实现ＤＭＡ方式的高速数　Ｉ矧６运行的丰程序界面　据采集［Ｊ］．微电子学与计算机，２００５，２２（３）：　２３９—２４１．　３．４应用层设计　［１１］　Ｔｏｄｄ　ＤｏｂｂｅｒＳｔｅｉｎ．Ｒｙａｎ　Ｖｅｒｒｅｔ．ＮＩ　ＲＩＯ技术特性丽　面观［Ｊ］．电子测量技术，２０１０，（１１）：１３４—１３５．　［１２］　汤敏．通过Ｉ　ａｂＶＩＥｗ　ＦＰＧＡ加速嵌入式系统原型化　的过程［Ｊ］．今日电子．２００６，（１２）：７２—７５．　　ａｂＶｌＥｗ的　［１　３１　王水鱼，沈航，高军芳．基于ＦＰＧＡ和Ｉ应用层设计是将原始的ｌ　６位数据进行再次解析，按　照通信协议的字定义转换成相应的飞行参数，该设计可基　Ｔ：驱动层设计框架进行，不再赘述。　４　结　论　任意波形发生器设计［Ｊ］．计算机测量与控制，　２００９。１　７（４）：８００－８０２．　利．｝ｆｊ　１．ａｂＶＩＥＷ　ＦＰＧＡ硬件模块及软件模块，快速开　发　了某型飞机导航汁箅机采用的专用２Ｏ位同步串行通　［１４］　梁海泉，谢维达，赵洋，等．超级电容器动态特性虚拟　测试平台设计［Ｊ］．仪器仪表学报。２０１　２．３３（６）：　１　２１　Ｏ一１　２１　７．　信总线．完成了某型导航控制盒的性能检测任务。实践表　明，Ｉ　ａ｝，ＶＩＥＷ　ＦＰＧＡ模块将Ｉ　ａｂＶＩＥＷ图形化编程开发与　ＦＰ（；Ａ门定义硬件配置的优点完美的集合在一起，易于快　速地实现特殊测试需求。　作者简介　王纬国，１９７９年出生，ｌＴ学学士，　程师，主要研究方　参考文献　［１］　李文海，刘勇．王怡苹。等．串行总线合成仪器设计与实　现［Ｊ］．电ｆ测量与仪器学报，２０１１，２５（１０）：９５　１０１．　向为航空设备测试等。　Ｅ—ｍａｉｌ：ｆｉｓｈｅｒ３９２９＠ｇｍａｉｌ．ｅｏｍ　周涛，１９８２年｝ｎ生，理学学士，工程师，主要研究方向　为航空设备测试技术及测控应用软件开发等。　Ｅ—ｍａｉｌ：ｚｔ２９２２７＠１６３．ｅｏｍ　［２］　陈褊彬，柴海莉，高品敏．基于Ｉ．ａｂＶＩＥＷ的自动化测　试１Ｆ台的没计［Ｊ］．同外电子测量技术，２０１２（１１）：　１　５—２０．　［３１】　郭永彩，苏渝维，高潮．基于ＦＰＧＡ的红外图像实时采　刘良勇，１９８５年出生，＿［学硕士，助理Ｔ程师，主要研　究方向为嵌人式系统的设计与研究等。　Ｅ—ｍａｉｌ：３７５４３６８９５＠ｑｑ．ｃｏｒｎ　集系统没计与实现ＥＪ］．仪器仪表学报，２０１１，３２（３）：　５】４—５】９．　・　８５　・