一、 填空题（共9题20空，每空1分，共20分）
得分 阅卷人 1. 某机有四个中断源，按中断响应的优先顺序由高到低为A,B,C,D现要求优先顺序改为C，D,B，A，则中断源A,B,C,D
的屏蔽字分别为 、 、 、 。 2. 设指令地址码为3FH，当前指令地址为2B00H，则相对寻址的访存有效地址是
。
3. 某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是
100ns、80ns、70ns 和 60ns，则该计算机的CPU 时钟周期至少是 4. 在补码除法中，当X补与Y补异号时，第一次应进行 操作。 5. 设X = -0.1101，字长5位，则[X]原 =
，[X]反 =
，[X]补 =
。
6. 主存和cache的地址映像方法很多，常用的有 、 、和 。 7. 在中断周期中断隐指令主要实现 、 和关中断功能。
8. 微指令格式可分为 型和 型微指令两类，其中 型微指令用较长的微
程序结构换取较短的微指令结构。
9. 设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有4个机器周期，则该机的时钟周期为
μs，指令执行速度为
MIPS。
二、 单项选择题（共20题，每题2分，共40分）
得分 阅卷人 题号 1 答案 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 1. 在补码一位乘Booth法中，两个n+1位数（含1位符号位），需进行加运算和移位的次数分别为______。 A．n，n+1 B．n+1,n C．n+1,n+1 D．n, n+1。
2. 假设某计算机的存储系统由 Cache 和主存组成，某程序执行过程中访存1000 次，其中访问 Cache命中980 次，
则 Cache 的命中率是___ ___
A．2% B．98% C．20% 3. 中断向量可提供______。
A．被选中设备的地址 B．传送数据的起始地址 C．中断服务程序入口地址 D．主程序的断点地址
4. 某机器字长 16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字
节为相对位移量字段。假定取指令时，每取一个字节 PC 自动加 1。若某转移指令所在主存地址为 2000H，相对位移量字段的内容为46H，则该转移指令成功转以后的目标地址是 A.2046H B.2047H C.2048H D.2049H 5. 下述说法中______是正确的。
A．半导体RAM信息可读可写，且断电后仍能保持记忆 B．DRAM是易失性RAM，而静态RAM中的存储信息是不易失的 C．DRAM之所以需要刷新，因为它是破坏性读 D．以上都答案都不对
6. 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_ __
A．阶符与数符相同为规格化数 B. 阶符与数符相异为规格化数
D．980
C．数符与尾数小数点后第一位数字相异为规格化数 D．数符与尾数小数点后第一位数字相同为规格化数 7. 在三种集中式总线控制中，______方式响应时间最快。
A．链式查询 B．计数器定时查询 C．独立请求 D．以上都不是
8. 若SRAM芯片的容量是2M×8bit，则该芯片引脚中地址线和数据线的数目之和是
A.21
B.29
C.18
D.不可估计
9. 用一位奇偶校验能检测出一位存储器错误的百分比为
A. 0％ B 25% C. 50% D. 100%
10. 设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为______。
A．-27 B．-97 C．-101 D．155 11. 在补码一位除中，若上次商1，则下一次求商应
A．+ [-Y]补 B．+ [Y]补 C．- [-Y]补 D．以上均不对 12. 变址寻址方式中，操作数的有效地址是______。
A．基址寄存器内容加上形式地址（位移量） B．程序计数器内容加上形式地址 C．变址寄存器内容加上形式地址
D．以上都不对
13. 设某控制器采用微程序控制方式，可产生22种微操作信号，其中有四个互斥类，分别含8个，7个，4个，3个互
斥的信号，且采用水平型微指令格式，其控制字段最短为______位。 A.21
B.12
C.11
D.13
14. 某计算机的存储系统采用字节编址方式，在读取了一条32位指令之后，PC的值自动加______。
A.1
B.2 C.3 D.4
15. Intel 2164 DRAM芯片内部数据位采用128×128矩阵排列，刷新周期为2ms，读写周期为0.2μs。若采用集中式
刷新，则死区时间为______。 A.15.6μs
B.12.8μs C.2ms
D.25.6μs
16. 设[x]补=1.x1x2x3x4,当满足___时，x>-1/2成立。
A. x1=1, x2—x4至少有一个为1 B. x1=1，x2—x4任意 C. x1=0, x2—x4至少有一个为1 D. x1=0, x2—x4任意 17. 在CPU中存储访存地址的的寄存器是______。
A.程序计数器PC
B.指令寄存器IR
C.地址寄存器MAR D.数据寄存器MDR
18. 假设下列字符码中有奇偶校验位，但没有数据错误，采用奇校验位的字符码是______。
A. 01001000 B. 10010110 C. 10010001 D. 10101111
19. Cache采用全相联映像方式,使用LRU页面替换算法,依次访问如下块3,1,7,1,2,7,2。假定Cache容量为3个块,
开始时是空的,则块命中数是______ A.2
B.3
C.4
D.5
20. DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作______。
A．停止CPU访问主存 B．周期挪用 C．DMA与CPU交替访问 D．DMA
三、 综合题（共5题，共40分）
得分 阅卷人 1. （5分）现有8位数据，采用海明码进行校验，要求能纠正1位错误，问：
1）需要多少位校验位？
2）如果采用4位校验位，则最多可以校验多少个数据位？
2.（5分）已知某机器字长为16位，主存按字编址，其双操作数指令格式为：
OP （6位） R （2位） D（8位） 当D分别为主存直接地址、主存间接地址，能访问的最大主存空间各为多少？当采用固定操作码时，该指令系统中最多包含多少条指令？ 答：
3. （10分）设浮点数的阶码与尾数均用补码表示，且位数分别为 5 位和 6 位（均含 2 位符号位）。浮点数X = 0.1101 * 2101，Y = -0.1010 * 2011，用浮点加法计算 X+Y（写出计算过程）。 答：
4. （共10分）现有2K×4位SRAM芯片若干，要求扩展成从地址8000H开始连续存放的4K×8位存储器。 1）需要几片2K×4位SRAM芯片？ 2）写出各个芯片的地址范围。
3）画出扩展结构图（要求画出读写控制线、片选信号线、数据线、地址线等信号线）。
5. （10分）CPU数据通路如图所示，减法指令“SUB @R0, R1”的功能为（（R0））-（R1）→（R0），即将R0 的内容所指主存单元的数据与R1 中的数据相加，并将结果送入 R0 的内容所指主存单元中保存。
下面给出了指令取指和译码阶段每个节拍的功能和有效控制信号，请按下面描述方式列出指令执行阶段每个节拍的功能和有效控制信号。 节拍 功能 有效控制信号 C1 (PC)→MAR PCout,MARin C2 M(MAR)→MDR,(PC)+1→PC MenR,MDRin PC+1 C3 (MDR)→IR MDRout,IRin C4 指令译码 OPIRout
R0地址线存储总线数据线MDRMAR+1PC时钟控制信号…CU指令译码器OP IRoutIRAd IRoutIRinPCinPCoutMARinMDRinMDRoutR0inR0outRn-1inRn-1outYinALUinCPU内部总线Rn-1《计算机组成原理》试题（闭卷B）参考答案及评分标准 Y
…四、 填空题（共8题20空，每空1分，共20分）
控制信号ALUZZ…
10. 1000 、 1100 、 1111 、 1101 。 11. 2B3FH 12. 100ns 13. +
14. 11101 、 10010 、 10011
。
。
15. 直接映像 、 全相连映像 、组相连 。 16. 保存断点 、 形成中断服务程序地址
17. 水平 、 垂直 垂直 。 18. 0.125，
8
五、 单项选择题（共20题，每题2分，共40分）
得分 阅卷人 题号 1 答案 C 2 B 3 C 4 C 5 C 6 C 7 C 8 B 9 D 10 C 11 A 12 C 13 B 14 D 15 16 17 18 19 20 D A C C B B 六、 综合题（共5题，共40分）
得分 阅卷人 1.现有8位数据，采用海明码进行校验，要求能纠正1位错误，问：（共5分） 1）需要多少位校验位？（2分）
2）如果采用4位校验位，则最多可以校验多少个数据位？（3分） 答：1)设k位数据，r位校验码，纠正1位错误的条件是：
2r>=k+r+1 => r=4
…1分
…1分 …2分
OP （6位） R （2位） D（8位） 2) r=4时，k=2r-r-1
=13位
…1分
2.（5分）已知某机器字长为16位，主存按字编址，其双操作数指令格式为： 当D分别为主存直接地址、主存间接地址，能访问的最大主存空间各为多少？当采用固定操作码时，该指令系统中最多包含多少条指令？ 答：
D为主存直接地址，能访问的最大主存空间为28=256字 （2分） D为主存间接地址，能访问的最大主存空间为216=65535字 （2分） 当采用固定操作码时，该指令系统中最多包含指令: 26=64 （1分）
3. （10分）设浮点数的阶码与尾数均用补码表示，且位数分别为 5 位和 6 位（均含 2 位符号位）。浮点数X = 0.1101 * 2101，Y = -0.1010 * 2011，用浮点加法计算 X+Y（写出计算过程）。
解： 阶码、尾数采用双符号位, 则它们的浮点表示分别为 [x]浮= 00 101,00.1101 [y]浮= 00 011, 11.0110 (1) 求阶差并对阶
△E = Ex- Ey= [Ex]补+ [-Ey]补= 00 101 + 11101 = 00010 即△E为2, x的阶码大, 应使Y的尾数右移两位, Y的阶码加2, [Y]浮＝00 101, 11.1101（10） 尾数加001101+11110110=001011(10) 尾数运算结果为规格化数 尾数运算结果输入001100 [x+Y]浮= 00 101,00.1100
4.现有2K×4位SRAM芯片若干，要求扩展成从地址8000H开始连续存放的4K×8位存储器。请回答以下各题。（共10分）
需要几片2K×4位SRAM芯片？（2分） 1) 写出各个芯片的地址范围。（2分）
2) 画出扩展结构图（要求画出读写控制线、片选信号线、数据线、地址线等信号线）。（6分）
解：1）
4K8×＝4片 （2分） 42K2）2片2K×4位的芯片进行位向扩展形成2个芯片组
RAM1组：1000 0000 0000 0000～1000 0111 1111 1111 （1分） RAM2组：1000 1000 0000 0000～1000 1111 1111 1111 (1分）
G2A G2b G1 C B A 111 …… 010 MREQ＃ A15 A14 A13 A12 A11 000 001 A10~0 A CS# A CS# A CS# A CS# 2K×4 2K×4 2K×4 2K×4 D WE# D WE# D WE# D WE# D3~D0 D7～D4
（6分）
5. 机字长 16 位，采用 16 位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为 1 时表示有效、为 0 时表示无效。例如控制信号 MDRin 为 1 表示允许数据从 DB 打入 MDR，MDRin 为 1 表示允许数据从内总线打入 MDR。假设 MAR 的输出一直处于使能状态。
减法指令“SUB @R0, R1”的功能为（（R0））-（R1）→（R0），即将R0 的内容所指主存单元的数据与R1 中的数据相加，并将结果送入 R1 的内容所指主存单元中保存。
下面给出了指令取指和译码阶段每个节拍的功能和有效控制信号，请按下面描述方式列出指令执行控制信号阶段每个节拍的功能和有效控制信号。
节拍 功能 有效控制信号 C1 (PC)→MAR PCout,MARin C2 M(MAR)→MDR,(PC)+1→PC MenR,MDRin PC+1 C3 (MDR)→IR MDRout,IRin C4 指令译码 OPIRout
时钟…CU指令译码器OP IRoutIRAd IRoutIRinPCinCPU内部总
节拍 功能 有效控制信号
C5 (R0)→MAR R0out，MARin C6 M(MAR) →MDR MemR,MDRin C7 MDR →Y MDRout,Yin C8 (R1)+Y→Z R1out,ALUin.- C9 Z→MDR Zout,MDRin
C10 MDR→M(MAR) MDRout, MemW
因篇幅问题不能全部显示，请点此查看更多更全内容